Seminários da Pós-Graduação em Informática
Data: 17 de maio de 2019
Local: Sala Multiuso CIC
Horário: 14h
Palestrante: Daniel Saad Nogueira Nunes (doutorando)
Orientador: Prof. Mauricio Ayala Rincón
Título: Extraction of Substrings and Suffix-Array Construction under Grammar Compressed Texts by Induced Suffix Sorting
Resumo:Grammar compression based on induced suffix sorting presented to be a competitive method to compress/decompress repetitive data when compared to LZMA and RePair algorithms. This work shows how to perform extraction of substrings and build the suffix array under the compressed representation of texts encoded by this method. The extraction time presented to be competitive regarding a RePair variant which supports this operation. Moreover, suffix array construction time pictured to be comparable with pure induced suffix sorting methods.
Horário: 14h30
Palestrante: Thiago Mendonça Ferreira Ramos (doutorando)
Orientador: Prof. Mauricio Ayala Rincón
Título: Formalization of the Rice's and Fixed-Point Theorem
Resumo:There are some limits over what can be computed by Turing Complete models such as the impossibility of building programs that verify if other programs halt for some input, known as the undecidability of the Halting Problem; also, and more generally, the impossibility of building programs to verify semantic properties of programs, known as Rice's Theorem. The formal analysis of properties of programming languages rely on the formulation of such foundational properties. This proposal aims to formally develop a complete theory of computatio for the PVS0 language model, which has been applied to the analysis of criteria to automate termination of functional programs. For this functional model, the undecidability of the Halting Problem, Rice's Theorem, and the Fixed Point Theorem were formalized in PVS. To fulfil the objective of this proposal, relevant properties such as Post's Theorem, Recursion Theorem and undecidability of minimality of programs to compute a partial recursive function should be formalized.
Horário: 15h
Palestrante: Carlos Antonio Campos Jorge (doutorando)
Orientadora: Profa. Alba Cristina Magalhães Alves de Melo
Título: FPGAs de Baixo Custo para Comparação de Sequências Biológicas
Resumo:A comparação de sequências possui uma diversidade de aplicações na bioinformática, sendo uma das mais importantes operações nessa área. Dentre os métodos de comparação, os algoritmos baseados em programação dinâmica que provêm o melhor score entre duas sequências. Apesar de ser um método exato, ele é demorado devido a sua complexidade quadrática. Para tentar reduzir o tempo de execução desses algoritmos, várias propostas foram feitas, dentre elas, o uso de computação heterogênea. Computação heterogênea é o termo utilizado quando o ambiente computacional é composto de diferentes tipos de elementos de processamento. O objetivo desse trabalho é propor uma implementação utilizando FPGAs de baixo custo e comparar sua utilização em CPU e GPU de forma a analisar possíveis ganhos em tempo de execução.
Horário: 15h30
Palestrante: Gabriel de Carvalho Ferreira (mestrando)
Orientadora: Profa. Priscila Solis
Título: Escalonamento de recursos de rádio com redes neurais profundas
Resumo: Redes móveis usam mecanismos centralizados para o controle de acesso ao meio. Por centralizarem o acesso ao meio, pontos de acesso são responsáveis por escalonar recursos de rádio e transmitir esta escala, de maneira que os dispositivos associados saibam quando devem ouvir e/ou transmitir o/no canal. O aumento do número de dispositivos conectados às redes móveis, a quantidade limitada de espectro, a qualidade do canal percebida por cada um dos dispositivos, os requisitos de qualidade de serviço (QoS) agressivos e a limitação do tempo de processamento, tornam o escalonamento dos recursos de rádio extremamente difícil. Tipicamente são utilizadas heurísticas para acelerar a computação, visto que algoritmos de escalonamento ótimos são inviáveis. Este trabalho propõe treinar e utilizar uma rede neural no escalonador de recursos de rádio, com intuito de: reduzir o tempo de processamento da escala; reduzir a latência fim-a-fim; aumentar a vazão quando comparado a escalonadores clássicos. Além das métricas anteriormente citadas, compara-se também o nível de garantia da qualidade de serviço.
Profa Célia Ghedini Ralha (Este endereço de email está sendo protegido de spambots. Você precisa do JavaScript ativado para vê-lo.)
Coordenadora dos Seminários de Pós-Graduação em Informática 2019-1